作者： 三菱電機(jī)功率器件制作所 T. Murakami K. Sadamatsu M. Imaizumi E. Suekawa
三菱電機(jī)先端技術(shù)研究中心 S.Hino
三菱電機(jī)先端技術(shù)研究中心 S.Hino
三菱電機(jī)持續(xù)不斷地對(duì)集成SiC SBD（Schottky Barrier Diode）的SiC MOSFET芯片進(jìn)行研發(fā)，MOSFET與SBD集成在同一芯片上，可以省掉續(xù)流二極管并使模塊避免雙極性電流引起的退化。本文對(duì)3.3kV集成SiC SBD的SiC MOSFET電氣特性進(jìn)行了研究并和傳統(tǒng)3.3kV SiC MOSFET進(jìn)行了對(duì)比。其主要電氣參數(shù)例如JDS-VDS、擊穿特性以及開(kāi)關(guān)波形都沒(méi)有明顯的區(qū)別，這意味著使用集成SBD的SiC MOSFET技術(shù)障礙很小。已經(jīng)取得的研究結(jié)果表明，集成SiC SBD的SiC MOSFET在下一代高壓SiC功率模塊上有很好的應(yīng)用前景。
1 引言
三菱電機(jī)已經(jīng)成功地實(shí)現(xiàn)了3.3kV全SiC功率模塊商業(yè)化，該模塊采用傳統(tǒng)的SiC MOSFET和反并聯(lián)SBD，應(yīng)用在鐵道牽引變流器上[1,2]。下一步，我們正在為下一代3.3kV SiC模塊開(kāi)發(fā)集成SBD的MOSFET[3,4]。與傳統(tǒng)SiC MOSFET相比，集成SBD的SiCMOSFET可以省掉功率模塊內(nèi)部的續(xù)流二極管，避免SiC MOSFET的體二極管電流導(dǎo)致的雙極退化。本文對(duì)傳統(tǒng)SiC MOSFET和集成SBD的SiCMOSFET的電氣特性進(jìn)行了對(duì)比研究，結(jié)果表明集成SBD的SiCMOSFET在下一代3.3kV全SiC功率模塊上有很好的應(yīng)用前景。
2 MOSFET結(jié)構(gòu)
圖1為3.3kV傳統(tǒng)SiC MOSFET和集成SBD的SiC MOSFET芯片截面圖。對(duì)于集成SBD的SiC MOSFET，其MOS元胞內(nèi)嵌入了電流反向流過(guò)的SBD電極。合理的集成SBD設(shè)計(jì)可以完全抑制雙極性電流，并減小漏電流。為了進(jìn)行對(duì)比，我們制作了相同有效面積的傳統(tǒng)SiC MOSFET和集成SBD的SiCMOSFET芯片。
圖1 傳統(tǒng)MOSFET和集成SBD的MOSFET截面圖
3 參數(shù)對(duì)比
3.1 靜態(tài)參數(shù)
圖2為傳統(tǒng)SiC MOSFET與集成SBD的SiC MOSFET在175℃條件下正向特性參數(shù)的對(duì)比。圖中展示了在不同柵極電壓條件下的JDS-VDS曲線，其導(dǎo)通電阻比傳統(tǒng)SiC MOSFET稍微高一些，這是因?yàn)樵谙嗤挠行娣e下，與傳統(tǒng)SiC MOSFET相比，集成SBD的SiC MOSFET的MOS溝道寬度要小一些。應(yīng)該注意的是集成SBD的SiC MOSFET通態(tài)電阻的增加相對(duì)較小，這是因?yàn)樾ぬ鼗擞休^高的通流能力，使得SBD的面積相對(duì)很小。圖3為傳統(tǒng)SiC MOSFET與集成SBD的SiC MOSFET在結(jié)溫175℃和柵極反向偏置條件下反向?qū)ㄌ匦缘膶?duì)比，因?yàn)榻Y(jié)電場(chǎng)分布不同，兩條JSD-VSD曲線具有不同的拐點(diǎn)電壓。由于兩種載流子參與導(dǎo)電，傳統(tǒng)SiC MOSFET的反向?qū)娮枳兓苄 ?/div>
圖2 正向?qū)ㄌ匦裕?75℃）
圖3 反向?qū)ㄌ匦裕?75℃，VGS=-7V）
圖4為傳統(tǒng)SiC MOSFET在結(jié)溫175℃和柵極正向偏置條件下的反向?qū)ㄇ�。因?yàn)榧蒘BD的SiC MOSFET反向?qū)娏魇荕OSFET溝道與SBD之和，所以反向電流密度JSD對(duì)柵極電壓的依賴性相對(duì)較小。圖5為傳統(tǒng)SiC MOSFET與集成SBD的SiC MOSFET在25℃條件下?lián)舸┨匦詫?duì)比，可以看出集成SBD的SiC MOSFET漏極漏電流被很好地抑制，幾乎與傳統(tǒng)SiC MOSFET在同一水平。
圖4 反向?qū)ㄌ匦裕?75℃，VGS=0~17V）
圖5 擊穿特性（25℃，VGS=-10V）
圖6為傳統(tǒng)SiC MOSFET與集成SBD的SiC MOSFET在頻率100kHz、溫度為25℃條件下極間電容與VDS之間的關(guān)系曲線。對(duì)于輸入電容（Ciss）和反饋電容（Crss）, 傳統(tǒng)SiC MOSFET高于集成SBD的SiC MOSFET，這是由多晶硅電極側(cè)和JFET的表面密度差異造成的。對(duì)于輸出電容（Coss）, 集成SBD的SiC MOSFET高于傳統(tǒng)SiC MOSFET，這是因?yàn)榧蒘BD的MOSFET Coss值為傳統(tǒng)SiC MOSFET與SBD的Coss之和。
圖6 極間電容VS VDS（25℃，100kHz）
3.2 動(dòng)態(tài)參數(shù)
圖7和圖8是利用雙脈沖測(cè)試法在175℃下測(cè)得的開(kāi)關(guān)波形，圖9為測(cè)試電路。在測(cè)試中，VDD設(shè)置在1800V，VGS設(shè)置為-7/17V。通過(guò)調(diào)整外部柵極電阻使di/dt保持一致，測(cè)得的傳統(tǒng)SiC MOSFET與集成SBD的SiC MOSFET的開(kāi)關(guān)波形幾乎一致。傳統(tǒng)SiC MOSFET與集成SBD的SiCMOSFET開(kāi)通損耗（Eon）分別為22mJ/pulse和21mJ/pulse，關(guān)斷損耗（Eoff）則分別為7.6mJ/pulse和6.0mJ/pulse。
圖7 開(kāi)通波形(175℃，SBD作為續(xù)流二極管)
圖8 關(guān)斷波形(175℃，SBD作為續(xù)流二極管)
圖9 開(kāi)關(guān)測(cè)試電路
圖10和圖11為集成SBD的SiC MOSFET Eon和Eoff與柵極電阻之間的關(guān)系曲線，其Eon和Eoff隨著柵極電阻的降低而線性降低。圖12為傳統(tǒng)SiC MOSFET模塊與集成SBD的SiC MOSFET模塊在175℃條件下的反向恢復(fù)電流波形對(duì)比，波形上沒(méi)有明顯的差異。此外，如文獻(xiàn)5所述，傳統(tǒng)SiC MOSFET的體二極管會(huì)參與工作，而集成SBD的SiC MOSFET反向恢復(fù)為單極性電流特性，因此集成SBD的SiC MOSFET可以降低反向恢復(fù)損耗。
圖10 Eon與柵極電阻的關(guān)系圖（Tj=175℃）
圖11 Eoff與柵極電阻的關(guān)系
圖12 反向恢復(fù)電流波形
4 結(jié)論
本文就3.3kV集成SBD的SiC MOSFET和傳統(tǒng)SiC MOSFET的電氣特性做了對(duì)比。如表1所示，兩者的電氣特性沒(méi)有明顯的差異。由于集成SBD的SiC MOSFET不會(huì)發(fā)生雙極退化，因此在下一代高壓SiC功率模塊上有很好的應(yīng)用前景。
表1 傳統(tǒng)MOSFET與集成SBD的SiC MOSFET參數(shù)對(duì)比
參考文獻(xiàn)
[1] http://www.mitsubishielectric.co.jp/news/2014/0430.html
[2] K.Hamada, et al., “3.3kV/1500A power modulesfor the world’s first all-SiC traction inverter”, Jpn. J.Appl. Phys. 54 (2015)04DP07.
[3] S.Hino, et al., “Demonstration of SiC-MOSFETEmbedding Schottky Barrier Diode for Inactivation of Parasitic Body Diode”,Materials Science Forum, vol.897 (2017) pp.477-482.
[4] T.Tominaga, et al., “Superior Switchingcharacteristics of SiC-MOSFET embedding SBD”, ISPSD 2019, pp.27-30.
[5] T.Tominaga, et al., “Investigation on theEffect of Total Loss Reduction of HV Power Mpdule by using SiC-MOSFET EmbeddingSBD”, ICSCRM 2019, Mo-P-43.
共0條 [查看全部] 網(wǎng)友評(píng)論